PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-273130

(43)Date of publication of application: 26.09.2003

(51)Int.Cl.

H01L 21/338 H01L 29/778 H01L 29/78 H01L 29/812

(21)Application number: 2002-072538

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

15.03.2002

(72)Inventor: FURUYA HIROYUKI

YOKOGAWA TOSHIYA **DEGUCHI MASAHIRO**

YOSHII SHIGEO


SUZUKI CHIYOUJITSURIYO

(54) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device comprising a compound semiconductor having a good operating characteristic.

SOLUTION: A mesa part formed on a substrate 1 comprises a high resistance layer 2, a channel layer 3 composed of Si-doped GaAs, a high resistance layer 4 composed of undoped GaAs, and a contact layer 5 composed of Si-doped GaAs. At the center of the mesa part, the contact layer 5 is etched and removed to expose the high resistance layer 4. A gate electrode 8 is formed on the exposed high resistance layer 4 to form a recess structure. A source electrode layer 6 and a drain electrode layer 7 are formed from the upper part qu of the contact layer 5 to the lower part of the side surface of the mesa part. A region of the contact layer 5 having neither the source electrode layer 6 nor the drain electrode layer 7 formed thereon and the high resistance layer 2 are coated with passivation layers 9a, 9b. Because the passivation layers 9a, 9b are composed of silicon oxynitride films, strain applied to the device can be made small.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号 特開2003-273130

(P2003-273130A) (43)公開日 平成15年9月26日(2003.9.26)


(51) Int. C1. 7	識別記号	FI	テーマコート'(参考
HO1L 21/338 29/778		H01L 29/80	Q 5F102 F 5F140
29/78 29/812		29/78	Н 301 В
		審査請求	未請求 請求項の数12 OL (全11頁)
(21)出願番号	特願2002-72538(P2002-72538)	(71)出願人	000005821 松下電器産業株式会社
(22) 出顧日	平成14年3月15日(2002.3.15)		大阪府門真市大字門真1006番地
		(72)発明者	古屋 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(72)発明者	横川 俊哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(74)代理人	100077931 弁理士 前田 弘 (外7名)
	· ·		最終頁に続く

(54) 【発明の名称】半導体装置及びその製造方法

(57) 【要約】

【課題】 良好な動作特性を有する化合物半導体の半導体装置を提供する。

【解決手段】 基板1の上に、高抵抗層2と、SiドープGaAsであるチャネル層3と、アンドープGaAsである高抵抗層4と、SiドープGaAsであるコンタクト層5とからなるメサ部が形成されている。メサ部の中央部では、コンタクト層5がエッチング除去され、高抵抗層4が露出している。露出する高抵抗層4の上には、ゲート電極8が形成され、リセス構造になっている。コンタクト層5の上からメサ部の側面上に亘って、ソース電極層6およびドレイン電極層7が形成されていない領域の上と高抵抗層2の上とは、パッシベーション層9a,9bだシリコン酸室化膜からなることにより、デバイスに与えるひずみを小さくすることができる。



【特許請求の範囲】

【請求項1】 半導体基板と、

上記半導体基板上に形成され,活性領域を有する化合物 半導体層と、

上記化合物半導体層内の上記活性領域の上方に位置する 領域に形成され、シリコン、酸素および窒素を含む絶縁 膜とを備えることを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置であって、 上記絶縁膜は、シリコン酸窒化膜であることを特徴とす る半導体装置。

【請求項3】 請求項1に記載の半導体装置であって、 上記絶縁膜は、シリコン酸化膜とシリコン窒化膜とが、 少なくとも1層ずつ積層された多層膜であることを特徴 とする半導体装置。

【請求項4】 請求項 $1\sim3$ のうちいずれか1つに記載の半導体装置において、

上記活性領域の上に、上記活性領域とショットキー接触 するゲート電極をさらに備え、

上記絶縁膜は上記ゲート電極の側方に設けられていることを特徴とする半導体装置。

【請求項5】 請求項1~3のうちいずれか1つに記載の半導体装置において、

上記絶縁膜の上には、上記絶縁膜を挟んで上記活性領域 に対向するゲート電極が形成されていることを特徴とす る半導体装置。

【請求項6】 請求項 $1 \sim 5$ のうちいずれか1 つに記載の半導体装置であって、

上記化合物半導体層は、GaAs、InP、ZnSe、InGaAs、InAlAs、InGaAsN、InGaAsN、InGaAsP、InGaPN、GaN、AlGaN、InG 30 aNのうちのいずれか1つであることを特徴とする半導体装置。

【請求項7】 請求項1~6のうちいずれか1つに記載の半導体装置であって、

上記化合物半導体層の上面は、 {110} 面, {11 1} 面および {100} 面のうちいずれか1つであることを特徴とする半導体装置。

【請求項8】 半導体基板上に、化合物半導体層を形成する工程(a)と、

上記化合物半導体層の表面を清浄化する工程(b)と、 上記化合物半導体層内の活性領域の上方に、シリコン, 酸素および窒素を含む絶縁膜を形成する工程(c)とを 備えることを特徴とする半導体装置の製造方法。

【請求項9】 請求項8に記載の半導体装置の製造方法であって、

上記工程(c)では、上記絶縁膜としてシリコン酸窒化 膜を形成することを特徴とする半導体装置の製造方法。

【請求項10】 請求項8に記載の半導体装置の製造方法であって、

上記工程 (c) では、上記絶縁膜としてシリコン酸化膜 50 電極115が形成され、半導体層112のソース・ドレ

とシリコン窒化膜とが交互に少なくとも1層ずつ積層された多層膜を形成することを特徴とする半導体装置の製造方法。

【請求項11】 請求項8~10のうちいずれか1つに 記載の半導体装置の製造方法であって、

上記工程(b)の後に、上記化合物半導体層の上記活性 領域にショットキー接触するゲート電極を形成する工程 をさらに備えることを特徴とする半導体装置の製造方 法。

10 【請求項12】 請求項8~10のうちいずれか1つに 記載の半導体装置の製造方法であって、

上記工程(c)の後に、上記絶縁膜の上にゲート電極を 形成する工程をさらに備えることを特徴とする半導体装 置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電界効果型トランジスタをはじめとする半導体装置およびその製造方法に関するものである。

20 [0002]

40

【従来の技術】GaAsやInP等からなる化合物半導体基板上に形成された、FET、HEMT等の電解効果トランジスタは、超高速・高周波動作可能という特徴を持つ。このため、精力的に研究開発されており、金属ー半導体電解効果トランジスタ(MESFET)、金属ー絶縁物ー半導体トランジスタ(MISFET)などが報告されていた。

【0003】図12(a)は、従来の電界効果型トランジスタ(MESFET)構造を示した断面図である。従来のMESFETでは、基板101の上に、高抵抗層102, チャネル層103, 高抵抗層104およびコンタクト層105からなるメサ部が形成されている。

【0004】メサ部では、コンタクト層105の中央部 がエッチング除去され、露出する高抵抗層104上に は、リセス構造状にゲート電極層108が形成されてい る。コンタクト層105の上からメサ部の側面上に亘っ て、ソース電極層106およびドレイン電極層107が 形成されている。コンタクト層105上のうちソース電 極層106およびドレイン電極層107が形成されてい ない領域と、高抵抗層102上とは、シリコン酸化膜か らなるパッシベーション層109により覆われている。 【0005】図12(b)は、従来の電界効果型トラン ジスタ(MISFET)の構造を示す断面図である。従 来のMISFETでは、Feが添加されたGaAsから なる半絶縁性の基板111の上にn-GaAsである半 導体層112が形成されており、半導体層112の上部 はn[†] - GaAsからなるソース・ドレイン領域113 となっている。半導体層112のチャネルの上にはシリ コン酸化膜からなるゲート絶縁膜114を挟んでゲート

イン領域113の上にはソース・ドレイン電極116が 形成されている。

[0006]

【発明が解決しようとする課題】しかしながら、GaAsやInP等の化合物半導体基板上に形成されたFET,HEMT等の電界効果型トランジスタにおいては、パッシベーション層あるいはゲート絶縁膜がデバイス表面に与えるひずみが原因となり、デバイス界面の欠陥や転位が発生するという不具合があった。そのため、ゲートとチャネル間の距離を小さくした場合に所望の耐圧を10保つことが困難であった。

【0007】また、一般に化合物半導体は有極性化合物であるため、その表面に弾性応力が作用すると、半導体結晶内部に分極が誘起される。そのような現象がピエゾ電気効果である。MESFET、HEMT等では、パッシベーション層あるいはゲート絶縁膜からの弾性応力によってピエゾ電気効果が発生し、しきい値電圧や飽和電流の変動をもたらしていた。

【0008】本発明は、パッシベーション層あるいはゲート絶縁膜がデバイス表面に与えるひずみを小さくする 20 ことで低い界面準位密度を実現すると共に、ピエゾ電気効果を低減することによりゲート耐圧等の素子特性が向上する半導装置およびその製造方法を提供することを目的とする。

[0009]

【課題を解決するための手段】本発明の半導体装置は、 半導体基板と、上記半導体基板上に形成され、活性領域 を有する化合物半導体層と、上記化合物半導体層内の上 記活性領域の上方に位置する領域に形成され、シリコ ン、酸素および窒素を含む絶縁膜とを備えることを特徴 30 とする。

【0010】これにより、絶縁膜がデバイス表面に与えるひずみを低減することができる。したがって、ゲート耐圧等の素子特性を向上させることができ、高機能化および小型化を図ることができる。また、ピエゾ効果の発生を抑制することができるので、閾値電圧や飽和電流等の変動を抑えることができる。

【0011】上記絶縁膜は、シリコン酸窒化膜であってもよい。

【0012】上記絶縁膜は、シリコン酸化膜とシリコン 40 窒化膜とが、少なくとも1層ずつ積層された多層膜であ ってもよい。

【0013】上記活性領域の上に、上記活性領域とショットキー接触するゲート電極をさらに備え、上記絶縁膜は上記ゲート電極の側方に設けられていることにより、高速・高周波用のデバイスにおいて、本発明の効果を得ることができる。

【0014】上記絶縁膜の上には、上記絶縁膜を挟んで上記活性領域に対向するゲート電極が形成されていてもよい。

【0015】上記化合物半導体層は、GaAs、InP、ZnSe、InGaAs、InAlAs、InGaAsN、InGaAsP、InGaPN、GaN、AlGaN、InGaNのうちのいずれか1つであることが好ましい。

【0016】上記化合物半導体層の上面は、{110}面、{111}面および{100}面のうちいずれか1つであることにより、デバイスに生じるひずみ量を大きく低減することができる。

【0017】本発明の半導体装置の製造方法は、半導体基板上に、化合物半導体層を形成する工程(a)と、上記化合物半導体層の表面を清浄化する工程(b)と、上記化合物半導体層内の活性領域の上方に、シリコン、酸素および窒素を含む絶縁膜を形成する工程(c)とを備えることを特徴とする。

【0018】これにより、絶縁膜がデバイス表面に与えるひずみの小さな半導体装置を得ることができる。したがって、ゲート耐圧等の素子特性を向上させることができ、半導体装置の高機能化および小型化が可能となる。また、ピエゾ効果の発生を抑制することができるので、関値電圧や飽和電流等の変動の抑制された半導体装置を得ることができる。

【0019】上記工程(c)では、上記絶縁膜としてシリコン酸窒化膜を形成してもよい。

【0020】上記工程(c)では、上記絶縁膜としてシリコン酸化膜とシリコン窒化膜とが交互に少なくとも1層ずつ積層された多層膜を形成してもよい。

【0021】上記工程(b)の後に、上記化合物半導体層の上記活性領域にショットキー接触するゲート電極を形成する工程をさらに備えていることにより、ひずみ等が抑制された高速・高周波用の半導体装置を得ることができる。

【0022】上記工程(c)の後に、上記絶縁膜の上にゲート電極を形成する工程をさらに備えていてもよい。 【0023】

【発明の実施の形態】(第1の実施形態)本実施形態では、シリコン酸窒化膜からなるパッシペーション膜を備えたGaAs MESFET (Metal Semiconductor Field Effect Transistor)を例にして説明する。図1、図2は、第1の実施形態の半導体装置の構造を示す平面図および断面図である。図2は、図1のII-II面における断面を示している。なお、図1、図2における各寸法は、実際の寸法と必ずしも一致していない。

【0024】図2に示すように、本実施形態のFETでは、半絶緑性のGaAsである基板1の上に、厚さ約300nmのアンドープGaAsである高抵抗層2と、厚さ約15nmのSiドープGaAsである予セネル層3と、厚さ約60nmのアンドープGaAsである高抵抗層4と、厚さ10nmのSiドープGaAsであるコンタクト層5とからなるメサ部が形成されている。ここ

で、チャネル層3およびコンタクト層5では、Siのド ーピング密度は約2×10¹ c m⁻¹である。

【0025】メサ部の中央部では、コンタクト層5がエ ッチング除去され、高抵抗層4の上面が露出している。 露出する高抵抗層4の上には、リセス構造で、ゲート幅 約150 μm, ゲート長約0.5 μmのゲート電極層8 が形成されている。ゲート電極層8は、Al, Ti等か らなり、高抵抗層4と良好なショットキー接触を形成し ている。

【0026】コンタクト層5の上からメサ部の側面上に 10 亘って、ソース電極層6およびドレイン電極層7が形成 されている。ソース電極層6およびドレイン電極層7 は、AuGe合金等からなり、コンタクト層5と良好な オーミック接触を形成している。

【0027】コンタクト層5上のうちソース電極層6お よびドレイン電極層7が形成されていない領域と、高抵 抗層2の上とは、パッシペーション層9a, 9bにより 覆われている。ここで、パッシベーション層 9 a, 9 b は、厚さ約100nmのシリコン酸窒化物 (SiON) からなる。

【0028】以下に、本実施形態の半導体装置の製造方 法について、図3(a)~(c)、図4(a)~(c) を参照しながら説明する。 図3 (a) ~ (c)、図4 (a)~(c)は、第1の実施形態の半導体装置の製造 工程を示す断面図である。 なお、3 (a) ~ (c) 、図 4 (a)~(c)における各寸法は、実際の寸法と必ず しも一致していない。

【0029】まず、図3(a)に示す工程で、エピタキ シャル成長技術に基づいて、半絶縁性のGaAsからな る基板1の(100)面上に、厚さ約300nmのアン 30 ドープGaAs層2aと、厚さ約15nmのSiドープ GaAs層3aと、厚さ約60nmのアンドープGaA s層4aと、厚さ約10nmのSiドープGaAs層5 aとを形成する。

【0030】ここで、エピタキシャル成長技術として は、MBE (Molecular Beam Epitaxy) 法、CBE (Ch emical Beam Epitaxy) 法、OMVPE(Organic Metal VaporPhase Epitaxy) 法、MOCVD (Metal Organic Chemial Vapor Deposition) 法、クロライドVPE (C hloride Vapor Phase Epitaxy) 法などが適している。 【0031】次に、図3(b)に示す工程で、フォトリ ソグラフィー技術に基づいて、SiドープGaAs層5 a上にレジスト11を堆積してパターニングを行なう。 そして、H,SO,-H,O,-H,O 系のエッチング液等 を用いてウエットエッチングを行なうことにより、高抵 抗層2,チャネル層3,高抵抗層4およびコンタクト層 5からなるメサ部を形成する。

【0032】次に、図3(c)に示す工程で、レジスト 11を除去した後の基板を、真空度が1.33×10⁻⁴

後、基板温度を300℃程度とし、温度が安定するまで 10分間程度放置する。その後、マイクロ波出力200 Wで、流量10ml/minのSiH、ガスと、流量2 0ml/minのO. ガスと、流量20ml/minの N. ガスとを導入し、基板上に、厚さ100nm程度の シリコン酸窒化(SiON)膜を形成する。

6

【0033】続いて、シリコン酸窒化膜上にレジスト1 2を堆積してパターニングを行なう。そして、CF、ガ スを用いて反応性イオンエッチングを行なってシリコン 酸窒化膜のうちソース・ドレイン電極層を形成する部分 を除去することにより、コンタクト層5の中央部の上と 高抵抗層2の上に、シリコン酸窒化膜からなるパッシベ ーション層9a, 9bを形成する。ここで、エピタキシ ャル成長技術として、ECRプラズマCVD法以外にプ ラズマCVD法などを用いてもよい。

【0034】次に、図4(a)に示す工程で、パッシベ ーション層9a,9bの上に残っているレジスト12を 除去する。そして、金属蒸着法とリフトオフ法とを用い て、AuGeなどのオーミック電極を蒸着して合金化す 20 ることにより、コンタクト層5の上からメサ部の側面上 に亘ってソース電極層6およびドレイン電極層7を形成 する。ここで、金属蒸着法としては真空蒸着法あるいは スパッタリング法などが適している。

【0035】次に、図4(b)に示す工程で、フォトリ ソグラフィー技術に基づいて、基板上にレジスト13を 堆積してパターニングを行なう。続いて、ウエットエッ チング法に基づいて、メサ部の中央部のパッシベーショ ン層9aおよびコンタクト層5を除去して、高抵抗層4 を露出させる。ここで、パッシペーション層9aはCF ガスを用いた反応性イオンエッチングにより除去し、 コンタクト層5はH.SO、-H.O:-H.O 系エッチ ング液などを用いて除去する。

【0036】次に、図4(c)に示す工程で、リフトオ フ法および金属蒸着法に基づいて、メサ部の中央部に露 出した高抵抗層4の上に、A1, Tiなどの金属を蒸着 してゲート電極層8を形成する。ゲート電極層8は、図 1に示すように、メサ部の段差部10の側面上からパッ シベーション層9bの上に伸びるように形成する。ここ で、金属蒸着法としては、ゲート金属の付着に方向性を 有する真空蒸着法やスパッタリング法が適している。以 上の工程により、本実施形態の半導体装置が形成され る。

【0037】図5は、基板1の(110)面を主面とし た場合に、デバイスが受けるひずみ量と、パッシベーシ ョン層の材質との関係を示すグラフ図である。パッシベ ーション層としては、従来のシリコン酸化膜およびシリ コン窒化膜と、本実施形態のシリコン酸窒化膜(SiO N)を用いた。シリコン酸化膜をパッシベーション層と した場合のひずみ量を1として、シリコン窒化膜、シリ Pa程度のECRプラズマCVD装置に導入する。導入 50 コン酸窒化膜の場合のひずみ量を規格化した。各パッシ

ペーション層がデバイスに与えるひずみ量は、ラマン分光法により測定した。

【0038】図5に示すように、パッシベーション層がシリコン酸窒化膜(SiON)である場合では、酸化膜または窒化膜である場合と比較して、デバイスが受けるひずみ量が小さくなっている。

【0039】つまり、本実施形態では、パッシベーション層をシリコン酸窒化膜とすることにより、従来のシリコン酸化膜またはシリコン窒化膜の場合と比較して、パッシベーション層がデバイス表面に与えるひずみを小さ 10くすることができる。これにより、デバイス界面の欠陥や転位の発生を抑制することができ、低い界面準位密度を実現できる。その結果、リーク電流の発生を大幅に抑制することができる。したがって、ゲート耐圧等の素子特性が向上し、高機能化を達成できる。また、所望のゲート耐圧を保ちながらゲートとチャネル間の距離を小さくすることも可能となる。

【0040】一般的に、GaAs, InP等の化合物半導体は有極性化合物であるため、その表面に弾性応力が作用すると半導体結晶の内部に分極が誘起され、ピエゾ電気効果が発生する。従来では、ピエゾ電気効果による閾値電圧や飽和電流等の変動が問題となっているが、本実施形態では、上述のようにパッシベーション層あるいはゲート絶縁膜がデバイス表面に与えるひずみを小さくできるのでピエゾ電気効果を抑制することができ、閾値電圧や飽和電流等の変動を抑えることができる。

【0041】なお、本発明では、上記実施形態に限られるものではなく、種々の変形を行なうことが可能である。

【0042】本実施形態の効果を得るためには、基板1 30の {110} 面を主面とすると、ひずみを特に低減することができるが、他の面を選択してもよい。例えば、図6に示すように、基板の {111} 面を選択した場合にもひずみを低減することができる。また、基板の {100} 面を選択してもよい。

【0043】本実施形態ではGaAs基板を用いたMESFETについて述べたが、本発明では、化合物半導体であるInP、ZnSe、InGaAs、InAlAs、InGaAsN、InGaAsP, InGaPN、GaN、AlGaN、InGaNや、有極性の材料など40を基板材料として用いたMESFET、MOSFETあるいはHEMTにおいても、同様の効果を得ることができる。

【0044】 (第2の実施形態) 本実施形態では、GaAs MESFET (Metal Semiconductor Field Effect Transistor) を例にして説明する。図7、図8は、第2の実施形態の半導体装置の構造を示す平面図および断面図である。図8は、図7のVIII-VIII面における断面を示している。なお、図7、図8における各寸法は、実際の寸法と必ずしも一致していない。

【0045】図7に示すように、本実施形態のFETでは、半絶縁性のGaAsである基板21の上に、厚さ約300nmのアンドープGaAsである高抵抗層22と、厚さ約15nmのSiドープGaAsであるチャネル層23と、厚さ約60nmのアンドープGaAsである高抵抗層24と、厚さ10nmのSiドープGaAsであるコンタクト層25とからなるメサ部が形成されている。ここで、チャネル層23およびコンタクト層25では、Siのドーピング密度は約2×10¹¹cm-3である。

【0046】メサ部の中央部では、コンタクト層25が エッチング除去され、高抵抗層24の上面が露出している。露出する高抵抗層24の上には、リセス構造で、ゲート幅約 150μ m、ゲート長約 0.5μ mのゲート電極層28が形成されている。ゲート電極層28は、Al, Ti等からなり、高抵抗層24と良好なショットキー接触を形成している。

【0047】コンタクト層25の上からメサ部の側面上に亘って、ソース電極層26およびドレイン電極層27が形成されている。ソース電極層26およびドレイン電極層27は、AuGe合金等からなり、コンタクト層25と良好なオーミック接触を形成している。

【0048】コンタクト層25上のうちソース電極層26およびドレイン電極層27が形成されていない領域と、高抵抗層22の上とは、パッシベーション層29 a,29bにより覆われている。ここで、パッシベーション層29a,29bは、厚さ10nmのシリコン酸化膜と厚さ10nmのシリコン窒化膜とが交互に積層した多層膜からなる。

【0049】以下に、本実施形態の半導体装置の製造方法について、図9(a)~(c)、図10(a)~(c)を参照しながら説明する。図9(a)~(c)、図10(a)~(c)は、第2の実施形態の半導体装置の製造工程を示す断面図である。図9(a)~(c)、図10(a)~(c)における各寸法は、実際の寸法と必ずしも一致していない。

【0050】まず、図9(a)に示す工程で、エピタキシャル成長技術に基づいて、半絶縁性のGaAsからなる基板21の(100)面上に、厚さ約300nmのアンドープGaAs層22aと、厚さ約15nmのSiドープGaAs層23aと、厚さ約10nmのSiドープGaAs層25aとを形成する。

【0051】 ここで、エピタキシャル成長技術としては、MBE (Molecular Beam Epitaxy) 法、CBE (Chemical Beam Epitaxy) 法、OMVPE (Organic Metal vaporPhase Epitaxy) 法、MOCVD (Metal Organic Chemial Vapor Deposition) 法、クロライドVPE (Chloride Vapor Phase Epitaxy) 法などが適している。

50 【0052】次に、図9(b)に示す工程で、フォトリ

ソグラフィー技術に基づいて、SiF-プGaAsB25 a 上にレジスト 31 を堆積してパターニングを行なう。そして、 $H_1SO_1-H_1O_1-H_1O_1$ 系のエッチング 液等を用いてウエットエッチングを行なうことにより、 高抵抗層 22, チャネル層 23, 高抵抗層 24 およびコンタクト層 25 からなるメサ部を形成する。

【0053】次に、図9(c)に示す工程で、レジスト31を除去した後の基板を、真空度が1.33×10⁴ Pa程度のECRプラズマCVD装置に導入する。導入後、基板温度を300℃程度とし、温度が安定するまで 1010分間程度放置する。その後、マイクロ波出力200 Wで、流量10ml/minのSiH,ガスおよび流量20ml/minのO,ガスの供給と、流量10ml/minのSiH,ガスおよび流量20ml/minのN,ガスの供給とを交互に繰り返して、基板上に、厚さ10nmのシリコン酸化膜と、厚さ10nmのシリコン酸化膜と、厚さ10nmのシリコン窒化膜とを10周期形成する。これにより、シリコン酸化膜/シリコン窒化膜からなる100nm程度の多層膜を形成する。ここで、多層膜を構成するシリコン酸化膜およびシリコン窒化膜の膜厚,周期は、10nm,10周20期に限定されるものではない。

【0054】続いて、シリコン酸化膜/シリコン窒化膜の多層膜上にレジスト32を堆積してパターニングを行なう。そして、CF、ガスを用いて反応性イオンエッチングを行なって多層膜のうちソース・ドレイン電極層を形成する部分を除去することにより、コンタクト層25の中央部の上と高抵抗層22の上に、シリコン酸化膜/シリコン窒化膜の多層膜であるパッシベーション層29a,29bを形成する。ここで、エピタキシャル成長技術として、ECRプラズマCVD法以外にプラズマCV30D法などを用いてもよい。

【0055】次に、図10(a)に示す工程で、パッシベーション層29a,29bの上に残っているレジスト32を除去する。そして、金属蒸着法とリフトオフ法とを用いて、AuGeなどのオーミック電極を蒸着して合金化することにより、コンタクト層25の上からメサ部の側面上に亘ってソース電極層26およびドレイン電極層27を形成する。ここで、金属蒸着法としては真空蒸着法あるいはスパッタリング法などが適している。

【0056】次に、図10(b)に示す工程で、フォト 40 リソグラフィー技術に基づいて、基板上にレジスト33 を堆積してパターニングを行なう。続いて、ウエットエッチング法に基づいて、メサ部の中央部のパッシベーション層29aおよびコンタクト層35を除去して、高抵抗層34を露出させる。ここで、パッシベーション層29aはCF、ガスを用いた反応性イオンエッチングにより除去し、コンタクト層25はH₁SO₄-H₁O₁-H₂O 系エッチング液などを用いて除去する。

【0057】次に、図10(c)に示す工程で、リフト SFET、MOSFETあるいはオフ法および金属蒸着法に基づいて、メサ部の中央部に 50 同様の効果を得ることができる。

露出した高抵抗層24の上に、A1, Tiなどの金属を蒸着してゲート電極層28を形成する。ゲート電極層28は、図7に示すように、メサ部の段差部30の側面上からパッシペーション層29bの上に伸びるように形成する。ここで、金属蒸着法としては、ゲート金属の付着に方向性を有する真空蒸着法やスパッタリング法が適している。以上の工程により、本実施形態の半導体装置が形成される。

【0058】本実施形態においては、パッシベーション層としてシリコン酸化膜/シリコン窒化膜の多層膜、シリコン酸化膜あるいはシリコン窒化膜を用いた場合に、各パッシベーション層がデバイス表面に与えるひずみを、レーザラマン分光法により測定した。その結果、パッシベーション層をシリコン酸化膜/シリコン窒化膜の多層膜とした場合には、シリコン酸化膜またはシリコン窒化膜の場合と比較して、デバイスが受けるひずみ量が小さくなっていた。

【0059】つまり、本実施形態では、従来のシリコン酸化膜またはシリコン窒化膜の場合と比較して、パッシベーション層がデバイス表面に与えるひずみを小さくすることができる。これにより、デバイス界面の欠陥や転位の発生を抑制することができ、低い界面準位密度を実現できる。その結果、リーク電流の発生を大幅に抑制することができる。したがって、耐圧等の素子特性が向上し、高機能化を達成できる。また、所望の耐圧を保ちながらゲートとチャネル間の距離を小さくすることも可能となる。

【0060】一般的に、GaAs, InP等の化合物半導体は有極性化合物であるため、その表面に弾性応力が作用すると半導体結晶の内部に分極が誘起され、ピエゾ電気効果が発生する。従来では、ピエゾ電気効果による閾値電圧や飽和電流等の変動が問題となっているが、本実施形態では、パッシベーション層あるいはゲート絶縁膜がデバイス表面に与えるひずみを小さくしてピエゾ電気効果を抑制することができ、閾値電圧や飽和電流等の変動を抑えることができる。

【0061】なお、本発明では、上記実施形態に限られるものではなく、種々の変形を行なうことが可能である。

【0062】本実施形態の効果を得るためには、基板1の{110}面を主面とすることが望ましいが、{111}面または{100}面など他の面を選択してもよい。

【0063】本実施形態ではGaAs基板を用いたMESFETについて述べたが、本発明では、化合物半導体であるInP、ZnSe、InGaAs、InAlAs、InGaAsN、InGaAsP, InGaPN、GaN、AlGaN、InGaNなどが基板であるMESFET、MOSFETあるいはHEMTにおいても、同様の効果を得ることができる。

【0064】(第3の実施形態)本実施形態では、シリコン酸窒化膜をゲート絶縁膜に用いる化合物半導体のMISFETについて説明する。

【0065】図11(a)は、第3の実施形態の半導体装置のうち、ソース・ドレイン領域をイオン注入により形成した構造を示しており、図11(b)は、ソース・ドレイン層をin situドープにより形成した構造を示している。なお、図11(a),(b)における各寸法は、実際の寸法と必ずしも一致していない。

【0066】図11(a)に示す構造では、Feが添加 10 されたGaAsからなる半絶縁性の基板41の上にn-GaAsである半導体層42が形成されており、半導体層42の上部はn'-GaAsからなるソース・ドレイン領域43となっている。半導体層42のチャネルの上にはシリコン酸窒化膜からなるゲート絶縁膜44を挟んでゲート電極45が形成され、半導体層42のソースドレイン領域43の上にはソース・ドレイン電極46が形成されている。

【0067】図11(b)に示す構造では、Feが添加されたGaAsからなる半絶縁性の基板51の上にn-20GaAsである半導体層52が形成され、半導体層52の上には、n'-GaAsからなるソース・ドレイン層53と、シリコン酸窒化膜からなるゲート絶縁膜54とが形成されている。ゲート絶縁膜54の上にはゲート電極55が形成されており、ソース・ドレイン層53の上には、ソース・ドレイン電極56が形成されている。

【0068】ここで、本実施形態のゲート絶縁膜の製造方法について説明する。前工程まで終えた基板を、真空度が1.33×10 Pa程度のECRプラズマCVD装置に導入する。導入後、基板温度を300℃程度とし、温度が安定するまで10分間程度放置する。その後、流量10ml/minのArガスを導入し、アルゴンプラズマにより半導体表面を5分間程度プラズマクリーニングする。続いて、流量10ml/minのSiH、ガスと、流量20ml/minのN,ガスとを導入し、基板上に、厚さ10nm程度のシリコン酸窒化(SiON)膜からなるゲート絶縁膜を形成する。

【0069】本実施形態ではGaAs基板を用いたMISFETについて述べたが、本発明では、化合物半導体 40であるInP、ZnSe、InGaAs、InAlAs、InGaAsN、InGaAsP, InGaPN、GaN、AlGaN、InGaNなどを基板としたMESFET、HEMTにおいても、同様の効果を得ることができる。

【0070】また、アルゴンプラズマクリーニングの代わりに、O. ガスを流量20ml/minで導入し、5分程度の酸素プラズマ処理を行なってもよい。酸素プラズマ処理は、基板表面に自然酸化膜が形成されるため、シリコン酸窒化膜を形成させる場合に適している。

【0071】 (第4の実施形態) 本実施形態では、シリコン酸化膜/シリコン窒化膜からなる多層膜をゲート絶縁膜に用いる化合物半導体のMISFETについて説明する。

【0072】本実施形態の半導体装置は、図11 (a), (b)に示す構造において、ゲート絶縁膜4 4,54が、シリコン酸化膜/シリコン窒化膜の多層膜 からなる構造を有する。

【0073】以下に、本実施形態のゲート絶縁膜の製造 方法について説明する。前工程まで終えた基板を、真空 度が1.33×10⁻¹Pa程度のECRプラズマCVD 装置に導入する。導入後、基板温度を300℃程度と し、温度が安定するまで10分間程度放置する。その 後、Arガスを流量10ml/minで導入し、アルゴ ンプラズマにより半導体表面を5分間程度プラズマクリ ーニングする。その後、流量20ml/minのSiH ガスと、流量30ml/minのO。ガスとを導入 し、厚さ10nm程度のシリコン酸化物薄膜を形成す る。続いて、流量20ml/minのSiH。ガスと、 流量20ml/minのN, ガスとを導入し、厚さ10 nm程度のシリコン窒化物薄膜を形成する。この工程を 交互に繰り返し、シリコン酸化膜/シリコン窒化膜の多 層膜を形成した後、基板を徐冷しプラズマCVD装置よ り取り出す。

【0074】本実施形態においては、シリコン酸化膜とシリコン窒化膜を形成する順序が入れ替わっても同様の効果が得られる。

【0075】本実施形態ではGaAs基板を用いたMISFETについて述べたが、本発明では、化合物半導体であるInP、ZnSe、InGaAs、InAlAs、InGaAsN、InGaAsP, InGaPN、GaN、AlGaN、InGaNなどを基板としたMESFET、HEMTにおいても、同様の効果を得ることができる。

【0076】また、アルゴンプラズマクリーニングの代わりに、O. ガスを流量20ml/minで導入し、5分程度の酸素プラズマ処理を行なってもよい。酸素プラズマ処理は、基板表面に自然酸化膜が形成されるため、酸化膜/窒化膜の多層薄膜を形成させる場合に適している。酸素プラズマ処理を行なった後にシリコン窒化膜を形成すると、シリコン酸化膜/シリコン窒化膜の多層薄膜をゲート絶縁膜層とした場合と同様の効果を得ることができる。

[0077]

【発明の効果】本発明では、パッシベーション層あるいはゲート絶縁膜がデバイス表面に与えるひずみを小さくすることが可能であるため、ピエゾ電気効果を抑制することができ、閾値電圧や飽和電流等の変動を抑えた電界効果型トランジスタを提供することができる。

50 【図面の簡単な説明】

【図1】第1	の実施形態の半導体装置の構造を示す平面
図である。	

【図2】第1の実施形態の半導体装置の構造を示す断面 図である。

【図3】(a)~(c)は、第1の実施形態の半導体装置の製造工程を示す断面図である。

【図4】(a)~(c)は、第1の実施形態の半導体装置の製造工程を示す断面図である。

【図5】基板の(110)面を主面とした場合のデバイスが受けるひずみ量と、パッシベーション層の材質との 10 関係を示すグラフ図である。

【図6】基板の(111)面を主面とした場合のデバイスが受けるひずみ量と、パッシベーション層の材質との関係を示すグラフ図である。

【図7】第2の実施形態の半導体装置の構造を示す平面 図である。

【図8】第2の実施形態の半導体装置の構造を示す断面 図である。

【図9】(a)~(c)は、第2の実施形態の半導体装置の製造工程を示す断面図である。

【図10】(a)~(c)は、第2の実施形態の半導体 装置の製造工程を示す断面図である。

【図11】(a), (b)は、第3,第4の実施形態の 半導体装置の構造を示す断面図である。

【図12】(a), (b)は、従来の半導体装置の構造を示す断面図である。

【符号の説明】

- 基板
 高抵抗層
 チャネル層
 高抵抗層
 コンタクト層
- 6 ソース電極層
- 7 ドレイン電極層


- 8 ゲート電極
- 9 a パッシペーション層
- 9 b パッシペーション層
- 10 段差部
- 11 レジスト
- 12 レジスト
- 13 レジスト
- 21 基板
- 22 高抵抗層
- 23 チャネル層
- 24 高抵抗層
- 25 コンタクト層
- 26 ソース電極層
- 27 ドレイン電極層
- 28 ゲート電極層
- 29a パッシベーション層
- 29b パッシペーション層
- 30 段差部
- 31 レジスト
- 32 レジスト
- 33 レジスト
- 41 基板


20


- 42 半導体層
- 43 ソース・ドレイン領域
- 44 ゲート絶縁膜
- 45 ゲート電極
- 46 ソース・ドレイン電極
- 5 1 基板
- 52 半導体層
- 30 53 ソース・ドレイン層
 - 5 4 ゲート絶縁膜
 - 55 ゲート電極
 - 56 ソース・ドレイン電極


【図1】


【図2】















【図11】



【図12】







フロントページの続き

(72)発明者 出口 正洋

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 吉井 重雄

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 鈴木 朝実良

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

Fターム(参考) 5F102 FA01 GB01 GC01 GD01 GD10

GJ05 GK05 GL05 GM05 GM07

GN05 GQ01 GR01 GR04 GR15

GT03 GV06 GV07 GV08 HC01

HC11 HC15 HC24

5F140 AA01 BA06 BA07 BA08 BA09

BA10 BB06 BD01 BD09 BD10

BE02 BE10